使用说明书 AN-3012

半距微型扁平逻辑兼容的高速光电耦合器 FODM8061

引言

FODM8061 是一种抗噪能力强的高速光电耦合器，制作工艺采用了高隔离电压能力的 S05 微型扁平封装。其光学输入端采用了一种铝镓砷化合物 (AlGaAs) LED，该 LED 与一个双极性集成逻辑兼容的高速接收器相耦合。本产品的主要优点在于该高速光学集成电路 (IC) 在 3.3V 和 5V 的逻辑电源下都具有性能保证。该光电耦合器的集电极开路、肖特基钳位三极管确保了其输出与宽范围的逻辑系列兼容，其关键的交流和直流特性能在 -40°C ~ +110°C 工作温度范围内都能得到保证。

本说明书介绍了高速光电耦合器 FODM8061 的主要电气与开关性能，通过查看眼图分析了数据通信信号质量，并给出了该光电耦合器在逻辑接口应用中的常见用法。

SO5 微型扁平封装改善 PCB 布局

光电耦合器 FODM8061 是符合工业标准 6N137 的增强版。光电耦合器 6N137 的封装为 8 引脚双列直插 DIP 引线成型结构。[查阅飞兆半导体光电耦合器选型目录，获得更多封装选择。] FODM8061 采用的小型 SO5 封装使其占用更小的 PCB 空间，能够大大提高多通道封装密度，而不会牺牲通道与通道、输入与输出之间的安全隔离性能。这一点是并联和双向数据传输以及逻辑接口需要隔离时需要优先考虑的。

本封装采用飞兆公司的 "Optoplanar®" 共面封装专利技术。该封装技术进一步提升了隔离光学集成接收器本已优秀的共模瞬态抑制能力。

本封装已获得 Underwriter's Laboratories 1577 (UL1577) 在隔离测试电压 (VISO) 3750Vac (RMS) 下的安全认证和 IEC60747-5-2 待认证状态。这种微型扁平封装同样适用于 260°C 表面安装回流焊接装配工艺。

FODM8061 的电气工作

FODM8061 是一种双芯片光学混合器件。其输入端芯片是一个高速、低输入电流、红外线发光二极管 LED。该 LED 产生一个与流过它的正向电流 IF 成正比的光通量，采用共面光电耦合，其输出端通过一个小电容与一个双极光学高速接收器相连。这个接收器集成电路 (IC) 将光能转换成电流，经过放大后驱动负载。

图 1 为光电耦合器 FODM8061 的结构框图。输入端包含一个红外线 (IR) LED 的阳极和阴极。当正向电流 V_F 为 10mA 时，该 LED 典型正向电压 V_F 为 1.45V。光通量耦合到一个反向偏置的光敏二极管。该光敏二极管产生一束光电流，通过其阳极流向一个双极性放大器。这个线性放大器的典型电流增益为 60dB，带宽为 40MHZ，其输出端接有一个肖特基钳位的集电极开路 NPN 三极管。通过设置一个偏置和调节电路功能，确保了较高电压供电和共模电源噪声抑制能力。该电路隔离了光敏二极管和电源，将共模电源噪声耦合至 V_{CC} 和光电耦合器的输出。



图 1. FODM8061 的结构框图

该光电耦合器为逻辑反相器，当逻辑输入信号使 LED 流过 5mA 以上的正向电流时，输出端三极管才能汇流，汇流取决于外部负载。表 1 列举了这一反向逻辑的真值表。

表 1 真值表

LED	输出
导通	高电平
关断	低电平

"Optoplanar" 封装减小了尺寸，降低了共模耦合电容 CCM，增强了共模噪声抑制能力。专有的电屏蔽覆盖在接收器的集成电路（IC）上，进一步降低了 CCM。这个屏蔽使得共模噪声远离光放大器的输入端，而传输至光放大器的接地端。这个屏蔽在 LED 和接收器 IC 中间呈点线分布。"Optoplanar" 结构和电屏蔽的结合提供了一个 1kV 脉冲下超过 20kV/us 的共模瞬态抗扰（CMTI）能力。更详细的描述，参阅使用说明书 *“高性能光电耦合器的共模瞬态抗扰度（CMTI）”*。

电流变比

光电耦合器 FODM8061 包含有一个线性放大器，该放大器能够将输出端的三极管驱动至饱和状态。鉴于这个特性，非饱和条件和饱和 V_{CE} 条件下测量电流变比都是合适的。



图 2. I_F 为 1mA 步长时 I_{CE}-V_{CE} 的曲线簇

图 2 给出了作为 LED 正向电流 I_F 的函数时，集电极 - 发射极电流 I_{CE} 对集电极 - 发射极电压 V_{CE} 的曲线簇。LED 电流变化量为 1mA。图 2 给出了 LED 电流从 1mA 到 4mA 时的接近线性的工作状态。图 3 扫描了 LED 电流，给出了线性工作状态下集电极电流曲线（V_{CE} = 1.5V，上曲线）和饱和工作状态下集电极电流曲线（V_{CE} = 0.4V，下曲线）。说明：在饱和状态下 (V_{CE}=0.4V)，LED 电流为 5mA 时，输出 I_{CE} 为 8.05mA。在相同的 LED 驱动下，非饱和状态时的 I_{CE} 是 33mA。输出电流出现偏差，取决于输出三极管的性能，与光放大器无关。



图 3. 饱和与非饱和状态下的 I_{CE} - I_F 曲线

图 4 给出了 FODM8061 在饱和与非饱和状态下的电流变比 (CTR)。该曲线说明了 LED 正向电流从 4mA 到 10mA 范围内饱和状态下，电流变比 (CTR)（约为 160%）的一致性。该曲线可以用来估计在给定工作电压 V_{CC} 下，强迫特定负载进入饱和状态时所需的最小 LED 电流。本应用说明书中，采用 350. 的集电极负载电阻，适用于大部分开关技术要求。如果 V_{CC} 是 3.3V，则在饱和状态 (V_{CE}=0.4V) 下 I_{CE} 为 8.3mA。根据图 4，饱和状态 CTR 是 160%。，LED 电流等于 I_{CE} 除以 CTR，即 8.3mA/160%。正因如此，LED 电流应该为 5.2mA 或者更大，确保在常温下输出逻辑低电平。当在相同电阻负载时，若 V_{CC} 增加到 5V，LED 电流必须增加，确保进入饱和工作状态。若 V_{CC}=5V 时，350. 电阻负载的电流为 13mA。进一步而言，假设典型饱和状态下 CTR (V_{CE}=0.4V) 为 160%， LED 电流应该为 8.2mA 或者更大。



图 4. 饱和与非饱和状态下的 CTR

本应用说明书给出了当 V_{CE}=6V 时，最小 CTR 为 260%，典型 CTR 为 380%。该数据与期望 CTR 对于 V_{CE} 的灵敏度相一致，如图 4 所示。

LED 的正向电流开关阈值

针对 LED 的阈值电流，对 FODM8061 的 CTR 进行描述。图 5 说明了 V_{CC} 分别为 3.3V（下曲线）和 5V（上曲线）、I_{OL} 为 10mA 时，所需的 LED 电流。这些曲线表明，V_{CC} 大小对于 LED 的开关阈值影响不大。



图 5. V_{CC}=3.3 和 5V 时 LED 阈值电流

阈值具有中度的温度依赖性，如图 6 所示。



图 6. 输入阈值电流与环境温度曲线

固定电流驱动时， LED 光输出随着结温的增加而减小。光放大器的直流增益随着环境温度的增加而增加。大多数情况下，通过设计这两个关系，使之相互抵消，FODM8061 符合这种情况。

开关性能

光电耦合器 FODM8061 包含一个设计成隔离的逻辑反相器的线性光放大器。其开关性能可以利用传输延迟、脉宽失真和脉冲偏移来进行量化。



图 7. 开关过程测试电路

该光电耦合器的传输延迟与峰值 LED 驱动、电源电压、负载电阻和温度有关。如图 7 所示，在 LED 驱动 7.5mA、电源电压 5V 和 350Ω 负载电阻时，该器件处于最佳工作状态。在此条件下，典型器件产生的对称高到低脉冲、低到高脉冲的传输延迟大约为 36ns。图 8 给出了 -40°C 到 +110°C 推荐工作温度范围内典型的延迟性能。



图 8. 传输延迟与温度关系曲线

图 9 给出了脉宽失真如何随温度变化的图解。典型的脉宽失真 PWD [$t_{PHL} - t_{PLH}$] 为 2ns。这些性能特征允许高速串行数据（> 20M 波特）通过该光电耦合器进行传输。



图 9. 脉宽失真对温度关系

对于开关速度和波特率之间的关系，可以进行多种假设，例如“二进制不归零（NRZ）数据流”、“1 位时间等同 1 波特”（或者信号速率）和方波模式。因此，一个 5MHZ 的方波 （占空比为 50%）就是 10Mbit 或者 10M 波特的信号。

对于串行通信 （RS 标准），传输延迟只影响恢复时间或者数据传送率。最大数据传输率与 PWD 的性能和 UART 用来确认数据 1 或 0 时每比特采样次数有关。可接受的最低采样速率为 4，该值为奈奎斯特推荐速率的一半。因此，推荐的最大数据传输速率通常为 PWD 的 4 倍。对于 FODM8061，鉴于最大 PWD 是 25ns，所以最大数据传输速率为 10MBd。

在理想情况下，延迟偏差 t_{PSK} 应该规定为最大 PWD 的 2 倍左右。需要特别注意的是，t_{PSK} 等于 t_{PHL} 和 / 或 t_{PLH} 的最坏情况下的偏差额度，即使在相同工作条件、相同壳温和相同负载（R_L = 350Ω 和 C_L = 15pF）且输入上升时间小于 5ns 下工作条件下，从两个具有同一生产日期代码的元件之间可以明显看出存在着偏差。

信号性能

观测数据传输信号质量的最好图示之一就是眼图。由一个伪随机二进制数据序列来驱动 LED，并且采用串行数据时钟来触发示波器波形，可以形成眼图。图 10 给出了采用图 7 所示测试电路得到的一个 10MBd 眼图。该图形标示出的占空比失真只有 2.18ns，已经非常接近 2ns 的典型 PWD。LED 电流调整为最佳相交，在该情况下，上升和下降时间是对称的且小于 20ns。



图 10. 10MBd 眼图

图 11 举例给出了 20MBd PRBS 数据的典型且完整的眼图。



图 11. 10MBd 眼图

输出功耗对传输延迟

当光电耦合器的输出切换到逻辑低状态时，无源阻性上拉电阻会消耗功率。增加集电极负载电阻可以减小功率损耗，但是其代价是更长的关断延时和更大的脉宽失真。图 12 给出了从逻辑低到逻辑高切换中期望增加的传输延迟。



图 **12.** 传输延迟与集电极负载电阻关系曲线

逻辑接口

FODM8061 是多功能逻辑对逻辑接口的光电耦合器。LED 的低正向电压确保该器件在 2.3V 到 15V 供电范围内的逻辑系列中能够正常工作。图 13 给出了一个 3V 74LCX07 漏极开路缓冲器与从 3.3V 到 5V 输出逻辑系列之间的反向接口电路。LED 的电流通过 R1 设定，R1 为 82Ω 时电流大约为 10mA， R2 为 430Ω 时能够提供漏极开路的 74LCX07 门级所需的上拉能力。



图 **13.** 反相系列的 **LED** 驱动器

当需要非反相接口时，需要采用 LED 的分流驱动。电路原理图如图 14 所示。



图 **14.** 非反相的逻辑接口

当 74LCX07 的输出三极管的输出被强制为低时，驱动电流产生分流，旁路 LED。这一类型的接口提供有最小的 LED 断态阻抗，因此改善了 LED 的抗扰性能。

V_{CC} 大于 5.5V 时的接口电路

现在的工业系统仍然使用具有优越逻辑抗扰性能的 15V CD4xxx 逻辑门，主要是因为逻辑门具有高开关阈值和慢的工作速度。当一个低压高速光电耦合器需要与一个电源电压高于 5.5V 的逻辑系列接口时，就需要一个缓冲三极管。图 15 给出了一个级联放大器接口电路，该接口电路使用了一个采用肖特基“贝克钳位”的低廉双极 2N2222 NPN 三极管。该电路能够切换由 25V 电源供电的 25mA 负载。这个级联电路保持了与原光电耦合器接口的相同的逻辑灵敏度，图 20 给出了上升和下降时间、传输延迟时间，远小于 100ns。光电耦合器的 5V 电源电压，可由稳压电源和齐纳二极管来提供。



图 **15.** 双极性级联接口



图 **16.** 双极 **HV** 级联的时序

与大于 25V 的电压接口

采用高压低电流的信号 MOSFET，可以驱动电源电压高于 25V 的负载。BSS123 可以用于高达 100V 的电压。如果需要更高的接口电压， BSS125 可以支持 600V。

图 17 给出了一个 50V 电源供电的 MOSFET 级联接口。负载电流为 25mA。FODM8061 需要的 5V 电源电压可以由外部稳压电源提供，或通过一个齐纳二极管或由高压电源供电的稳压器来提供。



图 17. 光电耦合器 MOSFET 级联接口

图 18 给出了 MOSFET 高压级联接口的时序性能。上升、下降沿的 dv/dt 大约为 1.5kV/µs，包含了完整的过渡时间。



图 18. HV MOSFET 级联接口

结论

FODM8061 是高速光电耦合器，使用简单、功能全面，是 10MBaud 带宽隔离通信的理想选择。从安全性和信号完整的角度来看， FODM8061 紧凑的封装和可靠的电气隔离确保了它的安全运行。

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, or (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

© 2010 Fairchild Semiconductor Corporation